(19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出顧公開番号

# 特開平4-267563

(43)公開日 平成4年(1992)9月24日

(51) Int.Cl.<sup>5</sup>

識別記号 庁内整理番号

F I

技術表示箇所

H01L 29/784

9056-4M

H01L 29/78

311 H

## 審査請求 有 請求項の数7(全 7 頁)

(21)出願番号

特顯平3-50793

(22)出顧日

平成3年(1991)2月22日

(71)出願人 000153878

株式会社半導体エネルギー研究所

神奈川県厚木市長谷398番地

(72)発明者 山崎 舜平

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(72)発明者 竹村 保彦

神奈川県厚木市長谷398番地 株式会社半


導体エネルギー研究所内

## (54) 【発明の名称】 薄膜半導体装置およびその製法

### (57)【要約】

【目的】 本発明は、信頼性、電気的特性に優れた薄膜 絶縁ゲイト型電界効果トランジスタを提供することを特 徴とする。

【構成】 絶縁性基板上に設けられた薄膜絶縁ゲイト型電界効果トランジスタ(TFT)であり、ソース203とドレイン204の間にゲイト電極に加えられる電圧によって形成されるチャネル領域205 およびソース領域とチャネル領域のみを移動度の大きな半導体材料で構成させ、他の部分、例えば、チャネル形成領域の下の部分は移動度の小さな半導体材料で構成されている半導体装置。



10

#### 【特許請求の範囲】

【請求項1】絶縁ゲイト型電界効果素子で、チャネル形 成領域は非単結晶半導体上に形成された多結晶半導体で あり、ソースもしくはドレイン領域の少なくも一方は、 その底面が前記チャネル領域の底面より下に位置し、多点 結晶半導体から形成されていることを特徴とする半導体 装置。

【請求項2】請求項1において、チャネル形成領域の下 部の非単結晶半導体は、非結晶半導体であることを特徴 とする半導体装置。

【請求項3】請求項1において該半導体装置は単結晶半 導体基板上に形成されたことを特徴とする。

【請求項4】非単結晶半導体層を形成する工程と、該非 単結晶半導体層の表面を単結晶もしくは多結晶化する工 程と、ゲイト絶縁膜となるべき絶縁膜を形成する工程 と、該絶縁膜上に半導体被膜を選択的に形成してゲイト 電極とする工程と、該ゲイト電極をマスクとして、該ゲ イト電極および該非単結晶半導体層のゲイト電極の下部 を除いた部分を単結晶もしくは多結晶化する工程とを有 する半導体装置の作製方法。

【請求項5】請求項4において、非単結晶半導体層の単 結晶もしくは多結晶化はレーザーもしくはそれと同等な 強光の照射によってなされることを特徴とする半導体装 置の作製方法。

【請求項6】非単結晶半導体層を形成する工程と、該非 単結晶半導体層の表面を第1のレーザー光もしくは同等 な強光の照射によって単結晶もしくは多結晶化する工程 と、ゲイト絶縁膜となるべき絶縁膜を形成する工程と、 該絶縁膜上に半導体被膜を選択的に形成してゲイト電極 とする工程と、該ゲイト電極をマスクとして、第1のレ 30 ーザー光もしくは同等な強光よりも波長の長い第2のレ ーザー光もしくは同等な強光を照射することによって該 ゲイト電極および該非単結晶半導体層のゲイト電極の下 部を除いた部分を単結晶もしくは多結晶化する工程とを 有する半導体装置の作製方法。

【請求項7】請求項6において第1のレーザー光もしく は同等な強光は紫外線であり、第2のレーザー光もしく は同等な強光は可視光線もしくは赤外線であることを特 徴とする半導体装置の作製方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は薄膜型電界効果半導体装 置、いわゆるTFTの構造および作製方法に関する。T FTは、高集積化半導体装置(超LSI)や液晶ディス プレイ駆動装置等に用いられる。

[0002]

【従来の技術】TFTはこれまで様々な構造のものや作 製方法が提案されてきた。その基本構造を図1に示す。 これはコプラナー型と言われるもので、絶縁性の基板1

が高速性を要求される場合には単結晶半導体もしくは多 結晶半導体が用いられる。通常の絶縁ゲイト型半導体装 置と同様に不純物をドープして導電性を高めたソース領 域103とドレイン領域104がゲイト電極106をマ スクとして、いわゆるセルフアライン方式によって形成: され、該ソース領域とドレイン領域の間にチャネル形成 領域105が形成される。そして、素子全体を覆って層 間絶縁膜107が形成され、ソースおよびドレイン領域 に電極形成用の穴が開けられ、ソース電極108、ドレ イン電極109が形成される。一般にソース領域および ドレイン領域の深さは、半導体層102の厚さと同じ か、それ以下というのが通常で、特にゲイト絶縁膜近傍 の半導体層と絶縁基板近傍の半導体層とでは特に結晶性

【0003】一般にTFTは結晶性のよくない単結晶も しくは多結晶半導体層をチャネル形成領域を含む半導体 領域に使用し、図1に示される通常の構造のTFTで は、半導体層102には、欠陥が多く、そのためこれら の欠陥に起因する動作不良が多く発生する。その典型的 20 な現象としてはスローリーク現象が挙げられる。

が異なるように設計されることは特になかった。

【0004】これは本来ならば、図3(B)に示される ように、チャネルの形成されるはずのないゲイト電圧条 件下、すなわち、しきい値電圧(Vth)以下の条件の もとでも図3(A)のようにドレイン電流(Id)とゲ イト電圧(Vg)との関係がなだらかな曲線を描いてし まうことである。このとき、すなわち、ゲイト電圧がV t h以下の場合でもソース、ドレイン間に電流が流れ、 実質的にゲイト電圧によってドレイン電流を制御するこ とが不能となる。このときV t h以下のゲイト電圧で自 然に流れる電流をパンチスルー電流という。

【0005】このパンチスルー電流はチャネル表面より もかなり深い通路に沿ってソース、ドレイン間を流れて いる。したがって、この通路の抵抗を上げてやればパン チスルー電流を抑制することができる。しかしながら、 そのような構造を有する実施可能なTFTは、これまで 提案されていなかった。

[0006]

【発明の解決する課題】本発明は上記に示す如きスロー リーク等の問題点のないようにTFTの構造を改良する 40 こと、およびその作製方法を示すことを目的とする。

[0007]

【課題を解決しようとする手段】本発明によるTFTは 図2にその基本的な構造が示される。TFTの主要な構 造は従来のものとほぼ同じであるが、従来のTFTが一 様に単結晶化あるいは多結晶化した半導体層102を用 いていたのに対し、本発明では図2に示すように、半導 体層202の結晶化度を場所によって異ならせる。すな わち、A-A'-B-B'-C-C'で示される領域よ り上の領域をキャリヤー移動度の大きい、結晶性のよい 01の上に半導体層102が設けられる。TFTの動作 50 単結晶あるいは多結晶性の半導体とし、その他の部分を

-364-

3

それよりも比較的移動度の小さい非結晶質、あるいはマ イクロクリスタル、あるいはアモルファス、あるいはセ ミアモルファスと呼ばれるような半導体材料で構成す

【0008】しかも、この構造において注目すべきこと は、チャネル形成領域となりうる比較的浅い領域を選択 的に結晶化させたことであり、この結果、スローリーク 現象は著しく改善されうる。なぜならば、スローリーク 現象のもととなるパンチスルー電流はゲイト絶縁膜より 深い部分を流れるのであるが、図2で示される構造では 10 その部分は抵抗の高い材料で構成されているため深い部 分のスローリーク電流は極めて少なく、相対的にチャネ ル形成領域で制御できる電流が多くなるからである。こ のようにして、図3 (B) で示されるような特性のTF Tを得ることができる。

【0009】図2では明確に示されていないが、ソース 領域203およびドレイン領域204を構成する半導体 部分と、チャネル形成領域205を構成する半導体部分 は必ずしも同時に作製される必要はなく、また、同一の 結晶性を有する必要もない。例えば、チャネル形成領域 20 部分の半導体材料は実質的に単結晶質のもので、ソース 領域およびドレイン領域を形成する部分の半導体材料は 多結晶質のものであっても構わない。さらに、本発明は 上記の如き、ソース領域、ドレイン領域、チャネル形成 領域を構成する結晶性がよく移動度の大きな材料と、そ の他の部分の半導体材料とを、絶対的に特定するもので はない。本発明の技術思想の1つは、チャネル形成領域 の下部に存在する半導体層の抵抗をチャネル形成領域に 比して大きくせしめることであるから、移動度の相対的 な大小が問題となる。

【0010】したがって、例えば、ソース、ドレインお よびチャネル形成領域を実質的に単結晶の材料で構成 し、その他の領域をそれより移動度の小さな、粒径が1 0~100 nmの多結晶の材料で構成することも可能で ある。また、ソース、ドレインおよびチャネル形成領域 を粒径1~10nmのマイクロクリスタルもしくはセミ アモルファス材料で構成し、その他の領域をそれより移 動度の小さなアモルファス材料で構成することも可能で ある。

【0011】本発明の目的とする構造を有するTFT 40 は、例えば以下のようにして作製される。まず、従来の ように、基板401上に半導体の被膜402が選択的に 形成される。この半導体被膜402は、後にソース、ド レインおよびチャネル形成領域以外の領域の半導体材料 となるため、後に形成されるソース、ドレインおよびチ ャネル形成領域よりも移動度の小さな材料で構成される 必要がある。こうして図4(A)を得る。

【0012】次に、例えばレーザーアニールやフラッシ ュランプアニール等の方法によって半導体被膜402の

きな領域402aを形成する。こうして図4(B)を得 る。

【0013】さらに、ゲイト絶縁膜となりうる薄い絶縁 膜を半導体層の表面に形成し、その上にアルミニウム、 モリプテン、タングステン等の金属もしくは珪素。ゲル マニウム、ガリウムヒソ等の半導体材料、あるいはそれ らの多層積層物もしくはそれらの合金によってゲイト電 種406を形成する。こうして作製されたゲイト電極 は、後のイオン注入あるいはアニールの工程によってダ メージを受ける可能性があるため、必要によってその上 にレジスト等の保護膜を形成する。こうして図4 (C) を得る。

【0014】そして、例えばイオン注入法によって、ゲ イト電極をマスクとして、自己整合的に、半導体層40 2 a およびその下地の半導体領域に不純物イオンを注入 し、後にソース領域およびドレイン領域となるべき不純 物領域403と404を形成する。不純物イオンの注入 工程によって、多くの場合、ゲイト電極の下以外の半導 体領域402aは非結晶化し、再び、移動度の小さな状 態となっている。こうして、図4 (D) を得る。

【0015】次に、例えばレーザーアニールやフラッシ ュランプアニール等の方法によって半導体被膜402a およびその下の半導体層402をゲイト電極をマスクと して単結晶化あるいは多結晶化させ、移動度の大きな領 域402bを作製する。このとき、最初の結晶化工程に よって得られる移動度の大きな領域402aよりも、今 回の結晶化工程によって得られる移動度の大きな領域4 02bの方がより深くまで形成されることが必要であ る。しかしながら、イオン注入等によって注入された不 30 純物イオンの分布と移動度の大きな半導体部分の分布の 位置関係について何ら制約はなく、不純物イオンが図4 のように、結晶化し、移動度が大きくなった部分よりも 浅い位置に存在しても、また、その逆であっても構わな い。こうして、図4 (E) が得られる。

【0016】最後に従来と同様に層間絶縁膜407とソ 一ス電極408およびドレイン電極409を形成して、 TFTが作製される。こうして、図4 (F) が得られ

【0017】以上の作製方法では、2段階のアニール方 法に注意しなければならない。上述のように、アニール によって移動度の大きな領域を2種類作製するために、 アニールの時間を変えることやレーザーアニールの場合 にはレーザー光の被長を変えること、もしくはレーザー パルスの幅を変えることが必要となる。アニールの方法 も、通常の熱アニールでは、結晶成長が等方的に進行 し、実質的に深さ方向の制御が不可能であるため望まし くない。しかしながら、ラピッド・サーマル・アニール (RTA) 法は、用いることができる。

【0018】レーザーアニールの場合、用いられるレー 表面近傍を多結晶化あるいは単結晶化させ、移動度の大 50 ザーの種類としては、エキシマーレーザー、YAGレー

ザー、アルゴンイオンレーザー、炭酸ガスれーざー等が 挙げられるが、例えば、1回目のレーザーアニールでは 珪素等の半導体材料に対する吸収長が短いエキシマーレ ーザー光を用いて、表面から5~100nmの比較的浅 い領域の結晶化を行い、2回目のレーザーアニールでは 半導体材料に対する吸収長が比較的長いYAGレーザー 光を用い、表面から50~1000nmの比較的深い部 分まで結晶化をおこなうという方法によって、本発明の 要求する形状を有する移動度の大きな半導体の領域を作 製することができる。

#### [0019]

【実施例】〔実施例1〕本発明の実施例を図5に示す。 グロー放電プラズマCVD法によって、石英基板501 上に水素化アモルファス珪素被膜を形成し、これを選択 的に除去して、厚さ100~1000nm、例えば20 0 nmの半導体被膜502を得た。成膜においては該半/ 導体被膜中の酸素原子の数は、1立方cmあたり10の 19乗個以下、望ましくは10の17乗個以下にした。 これは、後のレーザーアニールの工程において、多結晶 珪素の粒界に酸素原子が折出して移動度の低下をまねく ことを避けるためである。さらに、この被膜にホウソイ オンを1平方cmあたり10の10乗個から10の11 乗個注入した。こうして図5 (A)を得た。

【0020】さらに、半導体被膜502の表面にグロー 放電プラズマCVD法もしくは光CVD法によって、厚 さ10~100nm、例えば50nmの酸化珪素被膜も しくは窒化珪素510を形成した。そして、それらを1 0の-6乗torr以下に排気された高真空チャンパー 中に置き、1パルスあたりのエネルギー密度が10~5 00mJ/平方cm、例えば100mJ/平方cmのK 30 ドレイン電極508、509を形成した。こうして図5 r Fエキシマーレーザー (波長248 nm、パルス幅1 0 nm) 光を照射して結晶化させ、多結晶層 5 0 2 a を 得た。このときの結晶化の深さは約30nmであり、結 晶の粒径は10~50nmの多結晶であった。また、こ の領域は先に注入したホウソイオンの存在によってp型 半導体となったものと考えられた。さらに、同じ方法で 作製したこの半導体の移動度としては、ホール移動度で 10~30cm2 / V·sec、電子移動度では20~ 500cm2 / V·secが得られた。こうして図5 (B) を得た。

【0021】その後、先に形成した酸化珪素もしくは窒 化珪素被膜を除去し、その後に新たに、同様な方法ある いは熱酸化法によってゲイト絶縁膜となる厚さ10~3 0 n m、例えば15 n mの酸化珪素被膜511を形成 し、さらに、全体にアルミニウム被膜をスパッタリング 法もしくは真空蒸着法、あるいは有機金属CVD法等の 公知の成膜技術を用いて厚さ100~1000nm、例 えば300nm形成し、これを選択的に除去して幅20 0 nm~10 µm、例えば1 µmのゲイト電極506を 形成した。このとき、該ゲイト電極上には先のエッチン 50 ある。

グ工程で使用したフォトレジスト512 (厚さ約2μ m) をそのまま残置せしめた。またゲイト絶縁膜には1 00ppm程度のフッソを添加したが、これはゲイト絶 緑膜がホットエレクトロン等によって損傷するのを防ぐ - ためである。 こうして、 図 5 (C) を得た。

【0022】次に、イオン注入法によって、リンイオン を1平方cmあたり10の15乗個から10の17乗個 注入した。しかしながら、レジストとゲイト電極の存在 によって、ゲイト電極の下部のチャネル形成領域にはイ 10 オンは注入されない。こうして、図5(D)に示される ごとく、ソース(となるべき領域)503とドレイン (となるべき領域) 504、およびチャネル形成領域5 05を得た。

【0023】さらに、これにパワー密度1~1000k W/平方cm、例えば20kW/平方cmの連続発振ア ルゴンイオンレーザーによってレーザーアニールをおこ ない、ゲイト電極をマスクとしてソース領域およびドレ イン領域を含む領域502bを多結晶化せしめた。この ときの領域502の深さは200~500nmであっ た。領域502の深さはレーザーのパルスの数および出 力によって少し変化させることが可能であった。また、 このときのレーザーアニールによって残置していたレジ ストの多くは蒸発してしまったが、そのために下地のゲ イト電極には大きな影響はなかった。こうして、図5 (E) を得た。

【0024】最後にグロー放電プラズマCVD法等の成 膜方法を用いて、厚さ0.5~3 $\mu$ m、例えば $1\mu$ mの 酸化珪素被膜507を形成し、これに穴を形成し、さら に、アルミニウム被膜を選択的に形成してソースおよび (F)を得た。

【0025】本実施例ではアルミ・ゲイト・セルフアラ インタイプMOSFETが得られたが、ゲイト電極を減 **圧CVD法によって得られる多結晶珪素にすることによ** ってシリコンゲイト・セルフアラインタイプMOSFE Tが得られる。また、本実施例でのアルミニウムのかわ りにアルミニウムと珪素の合金や、モリプテン、タング ステンの金属、あるいはそれらを含む合金を用いても同 様な構造の案子を得ることができる。特に、本実施例で 40 示した方法で、ゲイト絶縁膜形成に熱酸化法を用いない 方法であれば、そのプロセス最高温度は300度C以下 であり、さらに150度C以下の低温化も可能なため、 耐熱性のない液晶材料や他の有機機能性材料との組合せ が極めて容易となる。また、ゲイト絶縁膜形成に熱酸化 法を用いたとしても、それ以後のプロセス最高温度は3 - 00度C以下に抑えられるから、実施例に示したように アルミニウム・ゲイト電極を形成することも可能であ る。したがって、他の部分の配線に使用するアルミニウ ム被膜の一部を使用してゲイト電極とすることも可能で

【0026】〔実施例2〕図6にしたがって、本発明に よるTFTとモノリシック半導体集積回路とを組み合わ せた例を示す。図6(A)は、p型単結晶珪素601上 のフィールド絶縁物607に囲まれた領域に形成された 2つの絶縁ゲイト型電界効果トランジスタ (FET) を 示し、602~604はn型の半導体領域であり、ソー スもしくはドレイン領域として機能する。さらに、60 5と606は多結晶珪素からなるゲイト電極である。

【0027】図6(B)は、図6(A)で示される半導 その上に本発明によるTFTを形成し、電界効果トラン ジスタ間の配線をおこなったものを示す。すなわち、図 において609はn型の半導体層であり、610~61 2 は該半導体層上に形成された p型の半導体領域であ り、これはソースもしくドレインとして機能する。さら に613と614はチャネル領域であり、その上にはゲ イト電極615と616が形成されている。

【0028】単結晶半導体基板上に設けられた電界効果 トランジスタのゲイト電極にかかる電圧によってその上 に形成されたTFTが誤って動作しないようにチャネル 20 形成領域613と614はゲイト電極605と606と 重ならないように形成されている。また、このように形 成することによって、ゲイト電極616とn型半導体領 域603、およびゲイト電極606とp型半導体領域と の配線が極めて容易におこなえる。なぜならば、ゲイト 電極616はn型半導体領域603の真上にあり、ゲイ ト電極606はp型半導体領域611の真下に存在する からである。また、ゲイト電極616をアルミニウムで 形成する場合にはこれらの配線とゲイト電極616とを 同時に同じ材料で形成することも可能である。すなわ 30 ち、実施例1の方法を用いれば容易におこなえる。

【0029】図6 (C) は、図6 (B) で示される半導 体装置の回路図を示す。この回路はいわゆる完全CMO **S型SRAMで記憶素子部分に用いられる回路である。** 本実施例では、FETにはNMOS、TFTにはPMO Sを用いたが、TFTではホール移動度を大きくするこ とは難しいので、実施例とは逆にFETにはPMOS、 TFTにはNMOSを用いることによって、双方の移動 度を平均させることによって装置の特性を向上させても よい。

[0030]

【発明の効果】本発明によって、スローリークの問題を

解決した信頼性の高いTFTを量産することが可能とな った。本発明の実施例では、珪素を半導体材料として用 いた場合について述べたが、ガリウムヒソやガリウムリ ン、シリコンゲルマニウム合金等の化合物半導体あるい はゲルマニウム単体を用いてもよい。さらに、実施例2 で指摘したように、本発明によるTFTを単結晶半導体 基板上に形成された、いわゆるモノリシック半導体集積 回路とを組み合わせて、3次元集積回路を作製すること も可能である。特にモノリシック半導体集積回路との組 体装置の上に層間絶縁膜608を平坦に形成し、さらに 10 合せにおいては、高移動度半導体とともに、スローリー ク等が発生しないTFTが要求される。本発明によるT FTはスローリークは極めて抑制され、しきい値電圧で の電流の立ち上がりの優れたものであるため、この目的 にかなっている。さらに、その中でもSRAM素子とし てこれを利用せんとすれば、消費電力を減らすためにゲ イト電極に電圧がかかっていない、もしくは逆の電圧が かかっているときのドレイン電流が著しく小さいものが 要求されるが、本発明のTFTは特にこの目的には適し ている.

#### 【図面の簡単な説明】

【図1】従来の例を示す。

【図2】本発明の1例を示す。

【図3】本発明の構成によって得られるゲイト電圧とド レイン電流の関係(B)および従来の構成において得ら れるゲイト電圧とドレイン電流の関係(A)を示したも のである.

【図4】本発明の構成を作製するための例を示したもの である。

【図5】本発明の実施例の構成を示す。

【図6】本発明と従来の半導体集積回路を組み合わせた 例を示す。

## 【符号の説明】

101・・・基板

102・・・半導体被膜

103・・・ソース領域


104・・・ドレイン領域 105・・・チャネル形成領域


106・・・ゲイト電極

107・・・層間絶縁膜


40 108・・・ソース電極

109・・・ドレイン電極









CLIPPEDIMAGE= JP404267563A

PAT-NO: JP404267563A

DOCUMENT-IDENTIFIER: JP 04267563 A

TITLE: THIN FILM SEMICONDUCTOR DEVICE AND METHOD OF

MANUFACTURING SAME

PUBN-DATE: September 24, 1992

INVENTOR-INFORMATION:

NAME

YAMAZAKI, SHUNPEI TAKEMURA, YASUHIKO

ASSIGNEE-INFORMATION:

NAME COUNTRY

SEMICONDUCTOR ENERGY LAB CO LTD N/A

APPL-NO: JP03050793

APPL-DATE: February 22, 1991

INT-CL (IPC): H01L029/784

US-CL-CURRENT: 257/192,257/347,257/903

ABSTRACT:

PURPOSE: To provide a thin film insulated gate type field effect transistor having excellent reliability and electrical characteristics.

CONSTITUTION: In a semiconductor device, namely, a thin film insulated gate type field effect transistor(TFT) provided on an insulating substrate, a channel region 205 formed by a voltage to be applied to a gate electrode and a source region are formed between a source 203 and a drain 204, only the channel

region is formed by a semiconductor material having a large mobility, while the other regions, for example, the region under the channel forming region is formed by a semiconductor material having a small mobility.

COPYRIGHT: (C)1992,JPO&Japio